

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ
УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
«МОСКОВСКИЙ АВИАЦИОННЫЙ ИНСТИТУТ
(национальный исследовательский университет)» (МАИ)

ОТЧЕТ

по лабораторной работе №4

«Преобразователи кодов на основе дешифраторов и шифраторов»

Вариант 13

Выполнил студент:

Егоров Александр Владиславович

Группа:

МЗО-225БВ-24

Проверил преподаватель:

Ходоровский Александр Зиновьевич

Москва, 2026

1. Основное задание (Вариант 13)

Составить схему преобразователя 4-х разрядного двоичного слова $(x_3x_2x_1x_0)$ в 3-х разрядное $(y_2y_1y_0)$ по следующим правилам:

- $y_2 = 1$, если число единиц во входном слове ≥ 3 .
- $y_1 = 1$, если число из двух старших разрядов (x_3x_2) строго меньше числа из двух младших разрядов (x_1x_0) .
- y_0 представляет собой свертку входного кода по модулю 2 (сумма mod 2, проверка на нечетность единиц).

Элементная база: дешифраторы 2/4 и элементы ИЛИ.

2. Таблица истинности и аналитические выражения

Составим таблицу состояний для всех возможных 16 комбинаций входного кода.

№	Вход	Единиц	x_3x_2	x_1x_0	y_2	y_1	y_0
0	0000	0	0	0	0	0	0
1	0001	1	0	1	0	1	1
2	0010	1	0	2	0	1	1
3	0011	2	0	3	0	1	0
4	0100	1	1	0	0	0	1
5	0101	2	1	1	0	0	0
6	0110	2	1	2	0	1	0
7	0111	3	1	3	1	1	1
8	1000	1	2	0	0	0	1
9	1001	2	2	1	0	0	0
10	1010	2	2	2	0	0	0
11	1011	3	2	3	1	1	1
12	1100	2	3	0	0	0	0
13	1101	3	3	1	1	0	1
14	1110	3	3	2	1	0	1
15	1111	4	3	3	1	0	0

Функции в Совершенной ДНФ (номера активных выходов дешифратора):

- $y_2 = \Sigma(7, 11, 13, 14, 15)$
- $y_1 = \Sigma(1, 2, 3, 6, 7, 11)$
- $y_0 = \Sigma(1, 2, 4, 7, 8, 11, 13, 14)$


3. Синтез логической схемы

Поскольку в задании требуется преобразовать 4-разрядный код, нам необходим дешифратор 4/16. Согласно элементной базе, мы располагаем только дешифраторами 2/4. Полный дешифратор 4/16 реализуется путем каскадного соединения пяти дешифраторов 2/4.


Первый дешифратор (DC0) принимает старшие биты x_3, x_2 и активирует один из четырех дешифраторов второго уровня (DC1-DC4) через их входы разрешения E . Дешифраторы второго уровня принимают младшие биты x_1, x_0 и формируют 16 уникальных минтермов.

Для реализации функций y_2, y_1, y_0 выходы дешифратора 4/16 объединяются элементами ИЛИ в виде коммутационной матрицы.

Каскадная реализация полного дешифратора 4/16



Матрица элементов ИЛИ (подключение выходов дешифратора 4/16)



4. Дополнительное задание 13

Задание: Построить постоянное запоминающее устройство (ПЗУ) с организацией 4x4 (четыре четырехразрядных ячейки), используя дешифратор 2/4 и шифраторы 4/2.

Анализ архитектуры:

ПЗУ размерностью 4x4 имеет 2 адресных входа (A_1, A_0) для выбора одной из четырех ячеек и 4 выхода данных (D_3, D_2, D_1, D_0).

1. **Адресный дешифратор (DC 2/4)** принимает адрес и активирует одну из 4-х словарных линий (W_0, W_1, W_2, W_3).
2. **Матрица памяти на шифраторах:** Стандартный шифратор 4/2 при подаче сигнала на один из своих входов выдает 2-разрядный двоичный код номера этого входа. Использование двух параллельных шифраторов (CD1 и CD0) позволяет сформировать 4 разряда данных.

Соединяя активную словарную линию W_i со специфическими входами шифраторов, мы «прошиваем» информацию в ПЗУ. Для примера зададим следующую карту прошивки памяти:

Адрес	Линия	Данные	Подключение шифраторов
00	W_0	00 00	К входам «0» обоих CD
01	W_1	01 10	К входу «1» CD1, входу «2» CD0
10	W_2	10 11	К входу «2» CD1, входу «3» CD0
11	W_3	11 01	К входу «3» CD1, входу «1» CD0

Принципиальная схема ПЗУ 4x4